verilog 关于Always @（）的问题我在一个模块中用到了两个always @ ,第一个always给i赋值0,作为第二个always里i的开始,但是同时在两个always中对i赋值会出错,我应该怎么设置always @(outf)begini

verilog 关于Always @（）的问题我在一个模块中用到了两个always @ ,第一个always给i赋值0,作为第二个always里i的开始,但是同时在两个always中对i赋值会出错,我应该怎么设置always @(outf)begini
verilog 关于Always @（）的问题
我在一个模块中用到了两个always @ ,第一个always给i赋值0,作为第二个always里i的开始,但是同时在两个always中对i赋值会出错,我应该怎么设置
always @(outf)
begin
i

verilog 关于Always @（）的问题我在一个模块中用到了两个always @ ,第一个always给i赋值0,作为第二个always里i的开始,但是同时在两个always中对i赋值会出错,我应该怎么设置always @(outf)begini
你的定义是三位宽的吗?其实,你合并到一起就可以了呀.使用同步复位或者异步都行.另个进程里面对同一变量进行都要赋值的话,一定要保证不会发生冲突,冲突了会打架的.
你这就冲突了.对于执行来说,在0时刻时,两个进程同时执行.不找到取那边的值了.有事可联系我.