cadence画6层板时,放置盲孔后在焊盘上显示VG检查错误,换上同样大的通孔就不会出VG错误,这是什么原因?就是在靠近表贴焊盘时出现这种问题,在内电层中放置盲孔就不会出现问题,这是为什么?

cadence画6层板时,放置盲孔后在焊盘上显示VG检查错误,换上同样大的通孔就不会出VG错误,这是什么原因?就是在靠近表贴焊盘时出现这种问题,在内电层中放置盲孔就不会出现问题,这是为什么? cadence allegro如何画不规则焊盘要在Cadence里的PCB Designer画不规则焊盘,如何操作?要很具体的. 用cadence 画封装加silkscreen_top、place_bound_top、和assembly_top,例如：place_bound_top表示元器件放置区域的大小. cadence画完元器件如何添加封装 用Cadence画原理图时,footprint是什么意思? cadence绘制过孔封装怎么画? cadence画多层板在电源层走线时,电源shape（动态分割的）没有将布的一段线让开,提示LS错误.我是先分割电源（动态分割）再进行布线,为什么在电源层布的线不行?放置通孔可以使用anti pad与电 关于cadence 电路元件pmos和nmos第一个图第二个图用cadence画电路图时我想用第一个图的pmos,结果我用的cadence 16.5的库中只有第二个图的元件.难道这俩元件一样?还是我找不到第一个的元件,应该在 cadence画封装时怎么删去加上去的焊盘啊? 用cadence 画封装忘了加place_bound_top会怎样 cadence 画的原理图中有个 圆圈里面有个1 cadence画原理图有什么书比较好点的? cadence allegro 16.6 里包含有Virtuoso功能吗?我想画电路版图,cadence allegro 16.6能实现吗? cadence 焊盘修改cadence 做元件时时觉得焊盘小了,后来改大（名字没改）,当我用改大之后的焊盘去替换原来的焊盘时,发现焊盘还是没改之前的,如图所示.而只有在新建之后才能看到改后的大焊 关于cadence画封装的问题我想画一个管脚为16个SOC封装(16个PIN ,并且底部有一个接地焊盘）,利用cadence封装向导画完之后,不知道芯片底部的接地焊盘怎么添加,求指导! Cadence封装库用Cadence画电路图,用到的flash芯片和SDRAM芯片的封装哪里能够下载,.OLB格式和.PSM格式的,TSOP-56封装 cadence元件库中有电阻、电感电容的封装在哪里找啊?例如0805 cadence allegro中,怎样在pcb图中添加一个过孔