用74161设计一个可变模的计数器.要求：当输入x＝0时,电路为模8计数器；当输入x＝1时,电路为模4计数器.计数时,不能通过改变预设值来实现变模,即预设端的值始终保持不变.试验器材：1片74LS16

用74161设计一个可变模的计数器.要求：当输入x＝0时,电路为模8计数器；当输入x＝1时,电路为模4计数器.计数时,不能通过改变预设值来实现变模,即预设端的值始终保持不变.试验器材：1片74LS16 以同步二进制计数器74161为核心设计一个模十计数器!谢谢各位大侠!很急的!以同步二进制计数器74161为核心设计一个模十计数器!要求计数器按下列规律计数0,1,3,5,7,9,2,4,6,8,0,1,3.并要求1：具有 数字电路问题 设计十进制计数器 用一片十六进制加法计数器74161设计一个带进位输出的从1计到10的十进制计数器.写出设计方法,画出设计方法,画出逻辑电路图.（可以附加必要的门电路.） 74161集成计数器设计一个带进位的八进制计数器电路. 怎样用74161设计一个模十计数器（十进制加法计数器） ,来个电路图 用VHDL语言设计编写一个异步清零的模9计数器 请用74ls161设计一个模值为12的计数器 用74LS390和与非门74LS00设计一个模24的计数器,用灯显示区LED显示计数器状态. 设计计数器的基本原理 变模计数器 16进制计数器,计数器的计数模值可变,计数模M从2~16变化,用多路开关控制M的选择 .我想在74HC161实现2-16进制,请问可以吗?可以的话是用多个开关控制,还是用一个总的开关来实现?其 数字电子技术逻辑电路设计题,用74LS161设计一个模值为7的计数器,详情请看图 用Verilog HDL设计一个4位BCD码计数器16、BCD码计数器的设计基本要求：设计一个4位BCD码,具有置数和复位功能,并可以根据外部的拨码开关来选择加1计数还是减1计数,要求能在数码管上面正确显 六个D触发器设计的一个计数器最大模值是多少 用JK触发器设计一个二进码三进制的同步减法计数器,画出逻辑图! 怎样用74ls161设计一个24进制的计数器 怎么设计一个计数范围为50000的计数器,PLC 用74LS161四位同步二进制加法计数器的异步清零功能设计一个十进制计数器用74LS161四位同步二进制加法计数器的异步清零功能及74ls20设计一个十进制计数器 基于Quartus2设计模100计数器,用两个数码管显示