英语翻译The divider circuit 14 (division factor a·n/m) shown in FIG.1may pass a·n = 2 clock cycles in a frame of m = 8,7,or 5clock cycles of the first clock signal,respectively,e.g.by using a clock gate (and a counter).
来源：学生作业帮助网 编辑：六六作业网 时间：2024/11/16 03:25:46
英语翻译The divider circuit 14 (division factor a·n/m) shown in FIG.1may pass a·n = 2 clock cycles in a frame of m = 8,7,or 5clock cycles of the first clock signal,respectively,e.g.by using a clock gate (and a counter).
英语翻译
The divider circuit 14 (division factor a·n/m) shown in FIG.1may pass a·n = 2 clock cycles in a frame of m = 8,7,or 5clock cycles of the first clock signal,respectively,e.g.by using a clock gate (and a counter).
英语翻译The divider circuit 14 (division factor a·n/m) shown in FIG.1may pass a·n = 2 clock cycles in a frame of m = 8,7,or 5clock cycles of the first clock signal,respectively,e.g.by using a clock gate (and a counter).
图1中 14 是除法电路,表达式为 a·n/m.比如利用时钟脉冲们或计数器控制,在m分别为8、7或5个时钟周期信号时,a·n为两个时钟周期.
分频器电路14(部门因素一个·n / m)显示在无花果。1可能通过·n = 2时钟周期在一个框架的m = 8、7、或5时钟周期的第一时钟信号,分别如通过使用时钟门(和一个计数器)。
图中所示的分频电路14（分频因子·N / M）。1可能会通过·n = 2时的时钟周期的m为8，7，或5时，第一时钟信号周期的一周中，分别通过使用时钟门（和一个计数器）。
图1所示的分频器回路14（分频系数a·n/m）利用时钟脉冲门（还有计数器）能分别通过帧数m = 8, 7的a·n = 2时钟周期，或者第一个时钟信号的5个时钟周期。