设计一个101100111000为周期的脉冲发生器 .要求（数字电路知识,要有电路图）
来源：学生作业帮助网 编辑：六六作业网 时间：2024/11/24 18:51:54
设计一个101100111000为周期的脉冲发生器 .要求（数字电路知识,要有电路图）
设计一个101100111000为周期的脉冲发生器 .要求（数字电路知识,要有电路图）
设计一个101100111000为周期的脉冲发生器 .要求（数字电路知识,要有电路图）
实验名称 设计一个以101100111000为周期的脉冲发生器
一 实验目的
1 学习设计N进制计数器；
2 掌握中规模集成电路数据选择器的工作原理及逻辑功能；
3 了解掌握序列信号发生器的工作原理及设计方法.
二 实验设备及器件
1,面包板 1个
2,74LS161四位二进制计数器 1片
3,74HC151 8选1数据选择器 2片
3,74LS04六反相器 1片
4,74LS32四二输入或门 1片
5,74LS00四儿输入与非门 1片
6,示波器
7,数字电路实验箱（台） 一个
三 实验原理
序列信号发生器的构成方法有多种,一种比较简单,直观的方法是用计数器和数据选择器组成.如图1.2是一个101100111000（时间顺序为自左而右）,序列脉冲产生的电路,是用一个十二进制计数器和两片8选1数据选择器组成.
反馈清零法适用于有清零输入端的集成计数器.74LS161具有异步清零功能,在其计数过程中,不管它的输出处于哪一状态,只要在异步清零输入端加一低电平电压,使RD=0,74LS161的输出会立即从那个状态回到0000状态.清零信号消失后,74LS161又从0000状态开始重新计数.
图1.2所示的十二进制计数器,就是借助74LS161的异步清零功能实现的.图1.3是其主循环状态图.由图可知,74LS161从0000状态开始计数,当第十二个CP脉冲上升沿到达时,输出Q3Q2Q1Q0=1100,通过一个与非门译码后反馈给RD端一个清零信号,立即使Q3Q2Q1Q0返回到0000状态.此刻,产生清零信号的条件以消失,RD端随之变为高电平,74LS161重新从0000状态开始新的计数周期.这样就跳过了1100~1111四个状态,构成十二进制计数器.需要说明的是,电路是在进入1100状态后,才立即被制成0000状态的,即1100状态会在极短的瞬间出现.因此,在主循环状态图中用虚线表示.
用两片8选1数据选择器连接成12选1数据选择器的方法是把数据选择器的使能端作为地址选择输入,将两片74HC151连接成一个12选1的数据选择器,连接方式如图1.1所示.12选1的数据选择器的地址选择输入有4位,其最高位D与一个8选1数据选择器的使能端连接,经过一反相器反向后与另一个数据选择器的使能端连接.低3位地址选择输入端CBA有两片74HC151的地址选择输入端相对应连接而成.
在产生101100111000的序列脉冲信号时,用74LS161四位二进制计数器改接成十二进制计数器,两片8选1数据选择器连接成12选1数据选择器.将74LS161的输出端Q3Q2Q1Q0接数据选择器74HC151的数据选择端DCBA,在数据选择器的输入端D0~D11输入数据101100111000.当CP信号连续不断的加到计数器上时,Q3Q2Q1Q0的状态便按照表1.3中所示的顺序不断循环,D0~D11的状态就循环不断地依次出现在Y端.
四 实验内容与步骤
1 所用芯片引脚图与内部逻辑如图1.1所示.
2 按照图1.2所示接线
3 图1.3为十二进制主循环状态转换图
4 表1.3为电路的状态转换表
实验结论
通过此次实验,我学会了设计N进制计数器；掌握了中规模集成电路数据选择器的工作原理及逻辑功能及序列信号发生器的工作原理及设计方法.团队合作的重要性.